Hi<div><br></div><div>I have made an Xcos diagram with logic gates and have generated its C code using the Code generation functionality in Xcos. I would like to convert this to HDL code (verilog or VHDL) . Is there a toolbox/function available which can do this conversion.? I would want to then use this verilog/vhdl code and then simulate it using iverilog or ghdl.</div>

<div><br></div><div>Thanks</div><div>Rakhi</div><div>IIT Bombay</div><div>India</div>